外触发获取数据实现原理

所有AD场合免不了数据采集，包括有些非AD场合，也需要数据传输，通常情况是下位机设备按某一固定速率投递数据给PC机，再由上位机软件处理显示。但是某些情况下，需要外触发信号，用户要求根据外触发信号提取需要的数据，也即数据同步，这里以Verilog程序为例，简要分析外触发获取数据原理：这里仅仅是提供一种方法，当然也可以有其他的实现途径。

从图中看，设备按某一固定采样周期计算缓存结果，就像一条不停流动的河，外触发脉冲是随机出现的，就好比拿一个瓢随机的在河流某处舀一瓢水，舀上来的水就好比提取出的外触发数据，由于外触发的随机性，所以第一步是对外触发信号二次整形，整成适合给内触发数据打标的窄脉冲，之后在外触发信号出现的下一个内触发周期打上外触发标记（这里以etrigMark高电平表示打标外触发，低电平表示无外触发），由此，在PC端获取到的数据中，根据etrigMark高电平的标记，即可提取出对应的外触发数据，也就是所谓的解包。